請依據下列要求,利用 Verilog 語言設計一數位電路
1. Verilog語法需完全符合RTL Coding Guidelines
2. 需至少有兩個以上的.v檔,並利用「`include」語法引用模組
3. 需利用modelsim或Quartus II完成模擬,並儲存波形,所需要之input pattern請自訂,但須能明顯看出題目要求之功能。(所有的輸入及輸出腳位皆須顯示)
4. 將程式碼與波形圖壓縮成一個檔案後,上傳至教學平台
5. 題目敘述如下
設計一紅綠燈電路,輸入為 rst, sel 及 clk ,輸出為 red1, yellow1, green1, red2, yellow2, green2 ,其中 red1 、 yellow1 、 green1 為第一組紅綠燈, red2 、 yellow2 、 green2 為第二組紅綠燈, sel 為功能選擇訊號,rst為重置訊號。
當rst=0時,兩組紅綠燈固定在紅色,當rst=1且 sel=0 時,兩組紅綠燈為輪流 閃黃燈狀態,亦即紅燈跟綠燈不會有亮燈的情形。當rst=1且 sel=1 時,則正常執行紅綠燈的工作,第一組綠燈或黃燈亮燈時,則第二組的紅燈為亮燈,反之,若第二組綠燈或黃燈亮燈時,則第一組的紅燈為亮燈。
各燈號之亮燈時間為綠燈燈號停留時間為 20 秒,黃燈燈號停留時間為 2 秒,紅燈燈號停留時間為 22秒。 假設 clk 之輸入為 1Hz 。
This entry passed through the Full-Text RSS service — if this is your content and you're reading it on someone else's site, please read the FAQ at fivefilters.org/content-only/faq.php#publishers. Five Filters recommends: 'You Say What You Like, Because They Like What You Say' - http://www.medialens.org/index.php/alerts/alert-archive/alerts-2013/731-you-say-what-you-like-because-they-like-what-you-say.html